在计算机市场出现的新技术很少能马上就为大众所广泛接受。在某些时候，厂商不得不通过改进新产品的参数以适应市场的需要，英特尔的LGA755平台刚开始进入市场时也曾遇到这种情形。
此前的众多测试已经证明，如果使用相当频率的处理器，新平台所提供的性能往往要比普通的Socket748系统逊色。这是为什么？因此基于新一代芯片组的LGA755系统使用的是新一代内存类型—DDR2 SDRAM，这种新内存的性能往往比常见的DDR SDRAM要慢。这大大阻碍了基于英特尔新一代i915和i925芯片组系统的推广进程。
现在情况有所改观，内存模块厂商目前已经推出了经过改良的DDR2 SDRAM内存模块。那么它是否能为新一代平台带来希望呢？今天我们将你大家解开这个疑团……
一、温故而知新：DDR2的基础知识
在说明DDR2 SDRAM的优点和缺点之前，我们先来温习一下与它架构有关的DDR2 SDRAM基本知识。DDR2内存的基本根本工作原理类似于DDR SDRAM。只不过，DDR SDRAM每个时钟周期内可能通过总线传输两次数据，而DDR2 SDRAM则可以传统4次数据。DDR2使用一样的内存cell，但是使用多路技术使得带宽加倍。
这种数据传输方式又叫四位预读取(4bit Prefect)架构，类似于Rambus的四倍Rambus信号模型技术，同样可以在核心频率较低的情况下实现较高的数据传输率。然而，这个方法虽然可以有效果提高内存带宽，但也有它最主要的缺点就是高延迟。内存延迟不取决于I/O缓冲区的工作频率或数据从内存cell进入总线的位宽多少。影响延迟的主要因素是内存cell自身的延迟。DDR2-533的延迟相对DDR266或PC133 SDRAM来说都要高，更不用说与DDR400相比了。
除此之外，DDR2还有其它一些显著特征，大家可以参考一下下表：
|
DDR SDRAM |
DDR2 SDRAM | |
| Frequency |
200，266，333，400 MHz |
400，533，(667，800) MHz |
| Chips Packaging |
TSOP and FBGA |
FBGA |
| Voltage |
2.5 V |
1.8 V |
| Capacity |
64 Mbit – 1 Gbit |
256 Mbit – 4 Gbit |
| Internal Banks |
4 |
4 and 8 |
| Prefetch (MIN Write Burst) |
2 |
4 |
| CAS Latency (CL) |
2，2.5，3 |
3，4，5 |
| Additive Latency (AL) |
No support |
0，1，2，3，4 |
| Read Latency |
CL |
CL+AL |
| Write Latency |
1 |
Read latency - 1 |
| Input Calibration |
No support |
Off-Chip Driver (OCD) Calibration |
| Data Strobes |
Bidirectional Strobe (single ended) |
Bidirectional Strobe (single ended or differential) with RDQS |
| On-Chip Bus Termination |
None |
Embedded |
| Burst Lengths |
2，4，8 |
4，8 |
为了降低高延迟所带来的性能损失，厂商们在针对DDR2引入了Posted CAS模式，即“写入延迟＝读入延迟－1”，这有助于更有效的利用总线。Post CAS，它是为了提高DDR II内存的利用效率而设定的。在Post CAS操作中，CAS信号(读写/命令)能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟(Additive Latency)后面保持有效。
原来的tRCD(RAS到CAS和延迟)被AL(Additive Latency)所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。在正常的操作中，此时的各项内存参数为：tRRD=2，tRCD=4，CL=4，AL=0，BL=4(BL就是突发数据长度，Burst Length)。
我们看到tRRD(RAS到RAS的延迟)为两个时钟周期，tRCD(RAS到CAS的延迟)是四个时钟周期，因此在第四个时钟周期上面ACT(段激活)和CAS信号产生了碰撞，ACT向后移动一个时钟周期，因此大家可以看到后面的数据传输中间出现了一个时钟周期的BUBBLE。
再来看看Post CAS的操作，此时的各项内存参数是：tRRD=2，tRCD=4，CL=4，AL=3，BL=4。RAS被设在ACT信号后的一个时钟周期上，因此CAS和ACT不会产生冲突，tRCD被AL所取代(实际上大家可以想象到tRCD并没有减小，只是在概念上的转变，CAS向后一个时钟周期，但是AL要比tRCD短，通过调整可以取消信号命令的碰撞)，在附加延迟过程中DRAM保持读命令。
由于这种设计，ACT和CAS不会再有碰撞，内存读取时序中也没有BUBBLE出现。不过，此项功能对目前市场上的DDR2而言几乎没有效果: 列和行数据阵列的访问时间间隔(RAS-to-CAS延迟，tRCD)，DDR最小为13毫秒，这对DDR2言足足损失了四个时钟周期。不能低估这个延迟，内存寻址的高延迟将导致低性能。
此外，DDR2内建了名为ODT是内建核心的终结电阻器，我们知道使用DDR SDRAM的主板上面需要大量的终结电阻，至少每根数据线需要一个终结电阻，这对主板来说也是不小的成本。信号线上使用终结电阻是为了防止数据线终端反射信号，因此需要一定阻值的终结电阻器。这个阻值太大或者太小都不好，阻值较大线路的信噪比较高但是信号反射较为严重，阻值小可以减小信号反射但是会造成信噪比下降。
由于不同的内存模组对终结电阻的要求不可能完全一样，因此主板对内存模组也比较"挑剔"。DDR 2内建了终结电阻器，在DRAM颗粒工作时把终结电阻器关掉，而对于不工作的DRAM颗粒则打开终结电阻，减少信号的反射。ODT至少为DDR 2带来了两个好处，一个是去掉了主板上的终结电阻器使主板的成本降低，也使PCB板的设计更加容易。第二个好处是终结电阻器可以和内存颗粒的"特性"相符，使DRAM处于最佳状态。
除此之外，DDR2对芯片核心的内部改进，并把工作电压从DDR的2.5V降到1.8V。这就预示着DDR2的功耗和发热量都会在一定程度上得以降低。在封装方面，DDR2改用更先进的CSP(FBGA)无铅封装技术。此封装最大的优点是可以在晶圆上做好了封装布线，可以大提高可靠性。DDR2采用两种封装形式，如果数据位宽是4bit/8bit，则采用64-ball的FBGA封装，数据位宽是16bit，则采用84-ball的FBGA封装。
二、新版低延迟DDR2
因此与DDR相比，DDR2存在一个缺点，那就是基于DDR2系统由于受高延迟的影响，性能要略逊色于同频的DDR系统。因此目前支持DDR2 SDRAM的内存厂商一些努力解决这个问题，现在他们取得了一定的成绩。
在基于i925和i915芯片组的平台上，早期DDR2-533 SDRAM模块仅能工作在4-4-4 timings(CAS Latency - RAS to CAS Delay - RAS Precharge Time)模式下。不过这种情况目前已经有所改观，许多内存制造商，特别象Corsair或OCZ此类为PC发烧友推出先进内存模块的内商，已经推出了支持3-3-3 timings规格、工作频率为533MHz的DDR2 SDRAM内存模块。
必须强调的是这些模块不是通过超频获得的，而完全符合JEDEC标准(官方文件中DDR2-533修正版的规格：支持3-3-3 timings并且电压增加到1.9v)。
英特尔也在最新LGA775系统中对3-3-3 timings的DDR2-533 SDRAM提供了支持。英特尔公司目前已经正式证实它的新芯片组将支持此类规格内存，并且强调此类的内存将是超级玩家们的最佳选择。理论上，DDR2-533的CAS延迟减小了3个时钟周期是新版DDR2 SDRAM的参数最大改进之处：
| Memory | Timings | Latency | Bandwidth in dual -channel mode |
| DDR400 SDRAM |
2.5–3–3 |
12.5 ns |
6.4 GB/sec |
| DDR400 SDRAM |
2–3–2 |
10 ns |
6.4 GB/sec |
| DDR533 SDRAM |
3–4–4 |
11.2 ns |
8.5 GB/sec |
| DDR533 SDRAM |
2.5–3–3 |
9.4 ns |
8.5 GB/sec |
| DDR2-533 SDRAM |
5–5–5 |
18.8 ns |
8.5 GB/sec |
| DDR2-533 SDRAM |
4–4–4 |
15 ns |
8.5 GB/sec |
| DDR2-533 SDRAM |
3–3–3 |
11.2 ns |
8.5 GB/sec |
| DDR2-600 SDRAM |
5–5–5 |
16.6 ns |
9.6 GB/sec |
| DDR2-600 SDRAM |
4–4–4 |
13.3 ns |
9.6 GB/sec |
从上表你可以看到，在4-4-4 timings下DDR2-533 SDRAM的延迟比普通DDR400 SDRAM还要高，虽然带宽高了30%但仍无法弥补高延迟所带来的性能损失。在3-3-3 timings 下DDR2-533的延迟有所改进，然而仍比2-3-2 DDR400 SDRAM的延迟高了12%。不过考虑到DDR2-533 SDRAM拥有更高的带宽，我们希望基于新版DDR2的系统性能可以与DDR系统相当。
需要说明的是，提升到3-3-3 timings规格并不是DDR2-533改良之路的终点。例如，OCZ已经推出了拥有更高timings规格、并且已经进入量产阶段的DDR2内存模块：PC2 4200 Enhanced Bandwidth Platinum，拥有3-2-2 timings的规格！配备这样内存的LGA775平台将比普通的DDR系统拥有更高的性能。
除此之外，主板厂商也已经加快推出支持LGA775的主板，比如像ASUS、ABIT及其它厂商为超频玩家推出的i915/i925主板可以允许DDR2运行在600MHz频率下，而不是533MHz。尽管在JEDEC标准中并没有DDR2-600，但这种内存模式能增加内存子系统的内存，延迟在4-4-4 timings下也要比旧版DDR2-533低一些。
除了内存厂商针对发烧者推出了timings更低的DDR2-533内存模块之外，同时DDR2-667模块可以工作在600MHz和667MHz下，因此在LGA775系统上使用600MHz内存将可能在应用中带来一定的实质性影响。因此，今天我们这里将拿基于最新改良的内存的平台与此前的测试平台进行性能测试，看看改良后的新版DDR2是否能为我们带来希望，能否真正终结DDR时代。
需要强调的是，我们在谈论厂商在改进DDR2 SDRAM的速度和延迟方面所取得的成绩同时，我们也不要忘记主板和内存厂商目前也努力改良基于DDR平台的性能。当然，在这个领域的进展并没有象DDR2领域那样抢眼，因为JEDEC的 DDR SDRAM标准已经推出很长时间、已经没有改动的余地。
DDR400 SDRAM的发展之路在达到2-2-2 timings规格时就已经画上了句号，因此现有的i865和875平台的内存子系统似乎已经达到最大性能规格并且似乎已经没有改进的潜力。但是事实并不如此，在成功推出2-2-2 timings规格的DDR400 SDRAM内存模块后，内存厂商已经换到了开发可以运行在比400MHz更高频率下的内存模块。例如，甚至DDR600 SDRAM内存目前已经在市场上出现，即它可以运行在600MHz频率下。因为目前所有芯片组的在标准工作模式下都不支持400MHz频率以上的内存，因此只有超频玩家才会对如此高速的DDR内存模块感兴趣。
值得庆幸的是，主板制造者已经解决了这个问题。目前一些主板厂商的工程师可以让基于i865PE芯片组的主板在标准工作模式---即在200MHz FSB下支持533MHz内存。比如ASUS P4P800-E Deluxe就是拥有如此功能的Socket748主板之一，而且基于i865PE芯片组、支持LGA775处理器的ASUS P5P800主板也拥有如此功能。这样，基于i865PE芯片组的系统在处理器的标准工作模式已经可以与更快DDR533 SDRAM内存相兼容。
尽管如此，在我们所接触过的最快Pentium 4平台(如支持DDR2-533，DDR2-400的i925，i915及配备DDR533和DDR400 SDRAM的i875、i865)中，这些平台配备的DDR533 SDRAM并没有为系统带来多大的性能提升。从我们此前的测试结果来看，配备DDR533 SDRAM的i865PE系统并不比基于2-2-2 timings DDR400 SDRAM内存规格的系统快。不过，现在情况已经有所变化。
此前，拥有3-4-4 timings规格的DDR533 SDRAM内存的地位已经被更高规格的DDR533 SDRAM所代替，目前内存模块厂商已经推出了可以在2.5-3-3、3-4-4 timings、533MHz模式下工作的DDR533 SDRAM内存模块。如此高速的内存模块显然将会把i865PE平台性能提升到一个更高水准。其中出自Corsair之手的TWINX1024-4400C25内存模式就是这样的超级DDR内存，它们主要是针对超频玩家制定的超频利器。
这些Corsair TWINX1024-4400C25的工作频率为550MHz频率，拥有2.5-4-4 timings和2.75v的工作电压，因此它们可以将可以完美工作在2.5-3-3 timings、533MHz频率下。因此，我们使用ASUS P4P800-E Deluxe和Corsair TWINX1024-4400C25组建成I865PE平台，处理器运行在800 MHz FSB下，而内存工作在533MHz(2.5-3-3 timings)模式下。