据IBM最新披露，该公司推出了一项名为"纳米堆叠（Nanostack）"的全新芯片架构，将芯片晶体管密度提升至近千亿颗/指甲盖大小，较上一代技术提升近一倍。IBM将其定位为"全球首款亚1纳米芯片技术"，主要面向AI数据中心应用场景。
什么是"亚1纳米"？
值得注意的是，"亚1纳米"并非指芯片物理特征尺寸真正突破了1纳米。由于物理极限的制约，制造物理尺寸低于1纳米的晶体管在工程上目前仍不可行。IBM此次提出的0.7纳米节点——又称"7埃节点"（1纳米 = 10埃）——本质上是一种以架构创新换取等效性能跃升的技术路线，与芯片行业沿用多年的节点命名惯例一致，节点数字并不对应实际物理尺寸。
IBM研究院院长、IBM Fellow Jay Gambetta在媒体发布会上表示："这不仅仅是一次渐进式的进步，而是一次有实质意义的飞跃。"他进一步指出，新技术所指向的未来是"计算能力大幅提升，而能耗不会同步增加"。
架构突破：垂直堆叠，打破物理瓶颈
Nanostack架构的核心在于将两个晶体管垂直堆叠并键合，以交错排列的方式在同等芯片面积内封装更多晶体管。每个晶体管由三层纳米片构成，单层厚度约为5纳米（相当于约15排硅原子），纳米片之间的间距约为9纳米。该架构在IBM此前研发的纳米片晶体管技术基础上演进而来——后者正是2021年推出的2纳米节点芯片的基础。
根据IBM发布的技术报告，Nanostack架构相比2纳米节点芯片，预计可实现50%的算力提升或70%的能效改善。相关研究成果已在2025年于日本京都举行的IEEE VLSI技术与电路研讨会上正式发布。
SRAM突破，AI工作负载受益明显
除计算性能外，IBM还在存储层面取得了显著进展。在2026年VLSI研讨会上，IBM展示了Nanostack架构可将静态随机存取存储器（SRAM）的缩放效率提升40%。这一成果通过交错通道设计实现，可将SRAM存储单元（由6个晶体管组成）的高度降低40%，从而在相同芯片空间内集成更多存储容量。
这一突破对AI芯片设计者而言意义重大。IBM研究数据显示，从3纳米节点到2纳米节点，SRAM缩放效率仅提升了数个百分点，瓶颈问题长期困扰业界。Gambetta表示："40%这一成就最终将在AI工作流中产业化落地，而AI工作流正需要更高带宽和更高效率。"
商业化路径：五年到十年内可期
IBM定位为芯片技术研究机构，并不直接生产商用芯片。其上一代2纳米节点技术已通过与日本Rapidus及韩国三星的合作推进量产。台积电亦在不依赖IBM直接合作的情况下，独立研发了基于纳米片架构的自有2纳米技术。
对于Nanostack技术的商业化合作伙伴，IBM暂未透露具体名单。IBM半导体全球研发副总裁、IBM研究院副院长Bu Huiming表示，采用Nanostack架构的商用芯片最早可能在五年内、大概率在十年内开始量产。
"它将取代纳米片，成为各大领先代工厂的下一代主流技术，无论是CPU还是GPU都不例外。"Bu Huiming说，"在十年内，这将成为另一项我们发明并帮助整个行业实现转型的主流技术。"